Cadence, Synopsys는 어떤 기업인가?
반도체 설계 툴은 EDA(Electronic Design Automation) 툴이라고 부릅니다. 말 그대로 ‘전자 회로 설계를 자동화’하는 소프트웨어입니다. 세계 EDA 시장은 두 거대 기업이 양분하고 있습니다.
- Cadence Design Systems: 아날로그, 혼합 신호, PCB 설계 분야에 강점
- Synopsys: 디지털 IC 설계, 검증, 합성 등 대규모 시스템 설계에 강점
즉, Cadence는 회로의 실제 동작에 초점, Synopsys는 논리적 연산과 대규모 집적에 초점을 맞춘 툴에 강점을 보유하고 있다고 할 수 있습니다.
Cadence
Cadence의 대표 툴인 Virtuoso(버츄소)는 아날로그 및 혼합 신호 회로 설계에 특화되어 있습니다. 예를 들어 센서, 전력 관리 칩, RF 회로 등을 설계할 때 많이 사용되고 있습니다.
Virtuoso를 활용하는 기본 단계는 다음과 같습니다.
- 라이브러리 생성 – 설계 프로젝트 폴더를 만들고, 회로 심볼을 불러옵니다.
- Schematics 설계 – 소자를 배치하고 배선을 직접 그려 회로도를 작성합니다.
- Simulation (Spectre) – SPICE 기반 시뮬레이션으로 회로의 동작을 검증합니다.
- Layout 설계 – 실제 다이 형태로 배치(Layout)하고, DRC/LVS 검증을 수행합니다.
Cadence Virtuoso의 강점은 그래픽 인터페이스가 직관적이라 초보자도 시각적으로 회로를 이해하기 쉽다는 점입니다. 또한 전력, 노이즈, 온도 특성 분석 기능이 뛰어나기 때문에, 실제 반도체 동작 환경을 정밀하게 시뮬레이션할 수 있습니다.
Synopsys
Synopsys는 디지털 IC 설계의 절대 강자입니다. 대표적으로 아래와 같은 툴들을 보유하고 있습니다.
- Design Compiler (합성)
- PrimeTime (타이밍 검증)
- IC Compiler II (배치 및 배선)
- VCS (시뮬레이션)
Synopsys EDA 툴을 이용한 일반적인 디지털 설계 흐름은 다음과 같습니다.
- RTL 설계 (Verilog) – 논리 회로를 Verilog 코드로 작성합니다.
- 합성(Synthesis) – RTL 코드를 실제 게이트 레벨로 변환합니다.
- Place & Route – 논리 회로를 물리적으로 배치하고 배선합니다.
- 타이밍 검증 (STA) – 회로가 제 시간에 동작하는지 확인합니다.
Synopsys의 장점은 자동화 수준이 높고 대규모 설계에 강력하다는 점입니다. 반도체 기업들이 수십억 개의 트랜지스터를 다룰 수 있는 이유입니다.
하지만 최근에는 두 기업이 서로 경쟁하며 상대방의 영역에 발을 들여 놓는 경우가 늘어나고 있습니다. 예를들어 Cadence의 Innovus는 Synopsys의 IC Compiler와 경쟁하고 있고, Synopsys의 CustomCompiler는 Cadence Virtuoso와 경쟁하고 있습니다. 또한 논리회로 시뮬레이션 툴인 Xcelium은 VCS와 경쟁을 하고 있습니다.