Timing

반도체 설계 프로젝트에서 가장 많은 시간을 소비하는 단계 중 하나는 바로 타이밍 클로저(Timing Closure) 입니다. 논리 설계가 기능적으로는 완벽해 보여도, 실제 칩으로 제작하기 위해서는 모든 데이터 경로에서 클럭과 데이터 간의 타이밍 제약을 만족해야 합니다. 그러나 공정 미세화, 라우팅 복잡도 증가, 전력 소비 제약 강화로 타이밍 여유(Timing Margin)를 확보하기는 점점 더 어려워지고 있고 심각한 문제를 야기하기도 … 더 읽기