BSPDN(Backside Power Delivery Network)은 전력을 웨이퍼 뒷면에서 직접 주입해 앞면은 신호에 집중시키고, 성능·전력·면적(PPA)을 동시에 끌어올리는 차세대 전력망 아키텍처입니다.
왜 2nm에선 꼭 필요할까?
공정이 2nm급으로 내려가면 금속층 선폭은 얇아지고 배선 저항은 커집니다. 신호와 전력이 한정된 라우팅 자원을 두고 경쟁하면서 혼잡, 긴 경로, IR 드롭이 동시에 악화됩니다. 이때 전력 경로만 뒷면으로 과감히 분리하면, 앞면은 신호에 여유를 확보하고 전력은 짧고 굵게 공급되어 전압 안정성이 향상됩니다. 결과적으로 고클럭 설계와 저전압 동작의 선택지가 넓어집니다.
3단계 작동 원리
- 웨이퍼 박막화로 뒷면 가공 여유를 확보합니다.
- 웨이퍼 뒷면에 전력 전용 메탈 스택을 형성합니다.
- Backside Via(BSV)를 통해 트랜지스터와 가까운 위치로 전력을 주입합니다.
이 구조는 전력망의 총 저항·인덕턴스를 낮추고, 스위칭 시 전압 흔들림(Ldi/dt)을 완화합니다.
PPA이득
- Performance: 라우팅 혼잡 완화 → 경로 지연·기생 감소 → 타이밍 수렴 속도 향상.
- Power: 공급 임피던스 감소 → IR 드롭 축소 → 동작 전압 마진을 줄여 시스템 전력 절감.
- Area: 신호 라우팅 자원 증가 → 셀 밀도·레이아웃 유연성 상승.
DTCO 체크리스트
BSPDN은 설계만의 기법이 아니라 설계·공정 동시 최적화(DTCO) 과제입니다.
- 아키텍처/PDN 계획: 도메인별 전류 요구, BSV 피치, 파워 탭 간격을 초기에 고정합니다.
- 표준셀/라이브러리: 전력 핀 재배치, EM 한계 반영, 뒷면 탭 최단 연결을 설계합니다.
- 배치·배선(PnR): BSV Keep-out Zone을 규칙에 반영하고 앞/뒷면 PDN을 함께 최적화합니다.
- 검증: 앞/뒷면 PDN 통합 EM/IR·트랜지언트 분석 및 3D 열-전기 연성 시뮬레이션이 필수입니다.
제조·패키징에서의 현실 과제
- 워프/강도: 박막화에 따른 기계적 안정성 확보가 필요합니다.
- BSV 신뢰성: 저저항 충진과 라이너 신뢰성이 수율에 영향을 줍니다.
- 열 설계: 뒷면 금속이 열방출을 일부 돕지만, 국부 핫스팟은 패키지 구조(언더필, 히트스프레더, 기하학)와 함께 최적화해야 합니다.
적용이 특히 유리한 칩
- 대전류가 흐르는 AI/HPC 가속기
- 복잡한 스위칭이 몰리는 네트워크 스위치/데이터센터 ASIC
- 라우팅 리소스가 많이 필요한 프리미엄 모바일 AP
대면적 다이일수록 뒷면 전력의 스케일 이득이 뚜렷합니다.
단계별 도입 로드맵
- 파일럿 IP 선정(코어·메모리 인터페이스) → PPA/열/신뢰성 데이터 확보
- 앞/뒷면 PDN 코-시뮬레이션과 실리콘 상관으로 모델 보정
- 표준셀·라이브러리 업데이트 및 EM/IR 룰 제정
- 패키징 공동 최적화 → 양산 마일스톤 및 테스트 커버리지 확정
BSPDN의 실무 적용
BSPDN은 “전력은 뒤, 신호는 앞”이라는 명료한 분업으로 2nm 시대의 PPA 병목을 근본적으로 완화합니다. 진짜 성과는 DTCO 관점에서 아키텍처, 셀 라이브러리, 배치·배선, 검증, 공정·패키징을 함께 재설계할 때 나옵니다. 파일럿을 통해 리스크를 낮추고 데이터 기반 규칙을 세운다면, 차세대 AI/HPC와 모바일 제품에서 체감 가능한 성능·수율 향상을 얻을 수 있을 것 입니다.