반도체 산업에서는 더 이상 단순히 트랜지스터를 작게 만드는 것만으로 성능을 높이거나 전력을 절감하기 어려운 시대가 되었습니다. “무어의 법칙”을 따라가기에 한계에 다다르면서, 칩을 수직으로 적층(stacking)하거나 칩렛(chiplet) 구조를 활용하는 기술들이 상용화 되고 있습니다. 이런 기술의 변화로 칩 내부 구조 및 패키징(후공정) 기술이 급격히 중요해졌습니다.
3D IC(Three-Dimensional Integrated Circuit)의 개념
3D IC는 여러 개의 반도체 다이(die)를 수직으로 적층하고, 그 사이를 Through‑Silicon Via(TSV) 또는 하이브리드 본딩(hybrid bonding)으로 연결하는 기술입니다. 칩 내부의 인터커넥트(interconnect)가 짧아지고, 신호 지연(latency) 또는 저항-정전용량(RC) 손실을 줄일 수 있으며, 공간 대비 더 많은 기능을 집적할 수 있는 장점이 있습니다. 하지만, 설계 및 제조 측면에서 열(Thermal) 관리, 기계적 스트레스, 테스트 복잡도, 수율(yield) 저하 등의 도전 과제가 더해지는 단점도 있습니다.
3DCODE의 개념
3DCODE는 Samsung Foundry이 발표한 “3DCODE”라는 설계 언어(description language)에서 나왔으며, 정확히는 ‘Multi-Die Integration(MDI)’을 위한 통합 언어입니다. 설계자나 패키징 엔지니어들이 여러 개의 다이, 칩렛, 패키지를 하나의 시스템으로 통합할 때 설계 흐름(flow)을 정의한 후, JSON(JavaScript Object Notation) 형식으로 스크립트를 작성하여 자동화된 테스트 등을 할 수 있도록 합니다.
3DCODE는 물리적 적층이나 칩 구조 자체가 아니라, 설계 단계에서의 메타데이터, 블록간 연결 관계, 층간 인터페이스, 패키지-다이간 연결을 기술하는 언어라고 이해하면 됩니다. 3D IC가 ‘칩의 물리적 적층’을 의미하는 것이라면 3DCODE는 그 적층을 ‘설계하고 검증하는 언어/플랫폼’이라 할 수 있습니다.
3D IC vs. 3DCODE
| 항목 | 3D IC | 3DCODE |
|---|---|---|
| 주요 대상 | 물리적 칩 적층 및 통합 | 설계/통합 흐름을 위한 기술 언어 |
| 기술 영역 | 패키징, 칩렛 통합, TSV, 적층형 칩 | 설계 자동화, 스크립트 기반 설계, 다이 연결 기술 |
| 기대 효과 | 전력 감소, 성능 향상, 폼팩터 축소 | 설계 시간 단축, 오류 예방, 다이간 통합 효율 개선 |
| 주된 과제 | 열관리, 수율, 제조 복잡성 | 설계 언어 표준화, 툴 호환성, 메타데이터 정확성 |
| 활용 시점 | 칩 제조 및 패키징 단계 | 설계 초기부터 패키징 전 과정까지 |
두 용어가 모두 “3D”라는 접두어를 갖고 있고 반도체 설계-패키징 맥락에서 사용되기 때문에 혼동되기 쉽습니다. 하지만 3D IC는 칩을 적층하고 초고집적화하는 물리적 기술이고, 3DCODE)는 그 적층 및 다이 통합을 설계하고 표현하는 언어/플랫폼이라고 이해하면 됩니다.