왜 모두가 BSPDN을 이야기하나
칩을 더 작고 빠르게 만들게 되면서, 상면 금속층이 점점 빽빽하게 채워지고 있습니다. 전력선도 깔아야 하고 신호선도 올려야 하니 혼잡도가 매우 증가하였습니다. 그래서 등장한 아이디어가 바로 BSPDN(후면 전력망)입니다. 전력 네트워크는 웨이퍼 뒷면으로 보내어 공급하고, 앞면은 신호선에 집중하자는 생각입니다. 단순해 보이지만 효과는 의외로 큽니다. DTCO, 즉 설계와 공정을 함께 보정하는 관점에서 보면 그 이유가 또렷해집니다.
BSPDN원리 한 줄 설명
웨이퍼를 얇게 만들고, 뒷면에 전력 메탈과 Backside Via(BSV)를 형성해 트랜지스터 가까이서 전력을 공급합니다. 앞면에서 길게 공급되던 전력 경로가 짧아지니 IR 드롭이 줄고, 윗면은 신호 라우팅이 훨씬 수월해집니다.
DTCO로 보면 더 명확해집니다
DTCO는 “설계만 잘해서” 혹은 “공정만 개선해서”는 못 잡는 최적점을 찾는 접근입니다. BSPDN을 도입하면
- 성능이 오릅니다 : 신호 길이가 줄고 기생 전류가 낮아집니다.
- 전력이 줄어듭니다 : 전력망 임피던스가 낮아 스위칭 때 전압 흔들림이 작아집니다.
- 밀도가 좋아집니다 : 윗면 자원이 여유로워 셀 배치가 유연해집니다.
결국 PPA가 함께 개선되는 흐름을 만듭니다.
설계 플로우에선 이렇게 달라집니다
초기 전력망 기획 단계에서 BSV 피치, 후면 메탈 스택, 파워 탭 위치를 먼저 확정해야 합니다. 배치나 배선은 훨씬 수월해지지만, BSV 근처의 Keep-out Zone 때문에 셀 배치 규칙이 약간 타이트해집니다. 검증 단계에서는 전면·후면 PDN을 묶은 EM/IR·트랜지언트 노이즈 분석이 반드시 필요합니다.
표준셀과 라이브러리도 손봐야 합니다
셀 내부 파워 핀의 재배치, 후면 탭과의 최단 연결, 수동소자 모델 보정이 들어갑니다. 타이밍·기생 모델은 전면/후면 공존 환경을 반영해야 하며, 라이브러리에는 전류 밀도 한계와 EM 파라미터가 함께 제공되면 실행 품질이 안정됩니다.
공정·패키징과 한 몸처럼 움직입니다
BSPDN은 공정만의 이슈가 아닙니다. 웨이퍼 박막화는 워프와 기계적 강도를 좌우하고, BSV 충진은 저저항과 신뢰성을 동시에 요구합니다. 패키징에서는 후면 금속이 열 확산에 도움을 주지만, 실제 온도 분포는 히트스프레더, 언더필, 기하 구조와 함께 맞춰야 이상적입니다.
성능·전력·열, 현장에서 느끼는 변화
고클럭 경로의 지연 여유가 생기니 타이밍 수렴이 빠릅니다. 전력은 공급 임피던스가 낮아져 마진을 줄일 수 있습니다. 열은 후면 금속이 스프레더처럼 거들지만, 국부 핫스팟은 여전히 레이아웃과 패키지 설계가 함께 풀어야 합니다.
전력 무결성과 신뢰성 체크포인트
평균 IR은 낮아져도 특정 BSV로 전류가 몰릴 수 있습니다. 그래서 전류 분배 균형, 소프트스타트 시퀀스, EM 가드밴드 같은 운영 규칙이 필요합니다. 테스트 단계에서는 후면 전력 경로의 결함을 보이는 센싱 네트워크가 도움이 됩니다.
어떤 칩에 먼저 쓰면 좋을까요
AI/HPC, 네트워크 스위치, 프리미엄 모바일 AP처럼 전류 요구가 크고 상면 리소스가 부족한 칩이 1순위입니다. 다이가 클수록 후면 전력의 스케일 이득이 더 뚜렷하게 보입니다.
실행을 위한 간단 로드맵
- 작은 파일럿 IP로 성능·전력·열 데이터를 뽑습니다.
- 전면/후면 PDN을 묶은 코-시뮬레이션과 실리콘 상관을 맞춥니다.
- 표준셀·라이브러리를 업데이트하고 EM/IR 룰을 제정합니다.
- 패키징과 공동 최적화로 최종 양산 조건을 확정합니다.
BSPDN은 “전력은 뒤, 신호는 앞”이라는 단순한 분업으로 PPA의 병목을 풀어 줍니다. 다만 그 힘을 제대로 끌어내려면 DTCO 관점에서 설계·공정·패키징·검증을 동시에 조율해야 합니다. 파일럿으로 리스크를 낮추고, 데이터 기반 룰을 쌓아 올리면 차세대 AI/HPC와 모바일에서 확실한 체감 이득을 얻을 수 있습니다.