저전력 반도체 설계는 모바일, 웨어러블, IoT 기기 등 배터리를 전원으로 사용하는전자제품의 사용 시간을 늘려주고, 데이터센터 및 대규모 시스템의 전력 소비와 발열을 줄이기 위해 매우 중요한 기술입니다. 반도체 칩의 성능은 그대로 유지하면서 전력 소모를 최소화하려는 노력으로 다양한 설계 기법들이 개발되고 있습니다. 그 중에서 많이 사용되는 몇가지 저전력 설계 방법을 알아보겠습니다.
동적 전압 및 주파수 조절 (DVFS)
DVFS는 회로의 동작에 필요한 전압과 클럭 주파수를 목표 작업의 부하 정도에 따라 동적으로 조절하는 기술입니다. 원하는 작업의 부하가 적을 때는 전압과 주파수를 낮춰서 전력 소비를 줄이고, 많은 부하를 받아서 높은 성능이 필요할 때는 전압과 클럭주파수를 높여 충분한 성능을 발휘할 수 있도록 합니다. DVFS를 통해서 부하에 적합한 전압과 클럭을 제공함으로써 평균적인 전력 소비를 크게 낮출 수 있습니다.
클럭 게이팅 (Clock Gating)
클럭 게이팅은 회로 중에서 지금 시간에는 사용하지 않는 블록의 클럭 신호를 차단함으로써 불필요한 스위칭 동작을 줄여 불필요하게 소모되는 전력을 줄이는 기술입니다. 트랜지스터의 스위칭 동작은 전력 소모량의 많은 부분을 차지하고 있기 때문에 클럭 게이팅은 블록이 유휴 상태일 때의 전력 절감에 매우 효과적입니다.
전력 도메인 분할 (Power Domain Partitioning)
전력 도메인 분할은 회로를 여러 전력 도메인으로 나누고, 지금 시간에 사용하지 않는 도메인의 전원을 완전히 차단하는 방법입니다. 클럭 게이팅 보다 더욱 효과적으로 전력소비를 줄일 수 있는 방법입니다. 이를 통해 해당 도메인의 누설 전류(leakage current)를 줄일 수 있으며, 대규모 시스템의 전력 감소에 매우 유용게 사용되고 있습니다. 각 전력 도메인은 독립적으로 켜고 끌 수 있도록 설계하여 동작 중에 유연성을 높일 수 있습니다.
멀티 전압 설계 (Multi-Voltage Design)
멀티 전압 설계는 칩 내부의 각각의 블럭에 그에 최적화된 전압을 공급하는 기법입니다. 높은 성능이 필요한 부분에는 높은 전압을, 덜 중요한 부분에는 낮은 전압을 사용해 전체적인 성능 대비 전력 소비를 줄일 수 있습니다. 전압을 적절히 분할해야 해서 설계 복잡도가 증가하지만 효과적인 전력 절감 방법 중에 하나입니다.
트랜지스터 크기 최적화 및 저전압 트랜지스터 사용
트랜지스터의 크기를 줄이면 스위칭 전력과 누설 전류가 감소하지만, 너무 작게 만들면 성능이 원하는 만큼 나오지 않을 수 있습니다. 따라서 원하는 성능에 맞는 적절한 크기의 트렌지스터를 사용하는 것이 중요하고, 저전압에서도 안정적으로 동작하는 트랜지스터를 개발하여 사용하는 것이 중요합니다.
소프트웨어 및 하드웨어 협력
저전력 설계는 하드웨어뿐 아니라 소프트웨어 최적화도 함께 이루어져야 합니다. 효율적인 작업 스케줄링, 저전력 모드 진입 타이밍 조절, 불필요한 연산 최소화 등 하드웨어와 협력하여 소프트웨어 단에서 전력 절감에 기여할 수 있는 부분이 많이 있습니다.
새로운 저전력 회로 설계 기법
저전력 설계를 위해서는 전통적인 CMOS 회로 외에도, 서브임계(sub-threshold) 회로, 아날로그 혼합 신호 회로, 그리고 비휘발성 메모리를 활용한 설계 등 다양한 새로운 접근법들이 연구되고 있습니다. 특히 서브임계 회로는 매우 낮은 전압에서 동작해 극한 저전력 설계에 적합한 회로 입니다.
저전력 설계는 단일 기법으로 완성되지 않고, 위에서 설명한 여러 방법을 포함한 수 많은 방법들을 적절히 조합하고 최적화하여 성능에 지장을 주지 않으면서 최소한의 전력을 사용하는 것이 핵심 과제 입니다. 앞으로는 더 복잡하고 고성능 요구가 증가하는 반도체 시장에서 저전력 설계 기술은 지속적으로 연구되며 발전할 것으로 기대하고 있습니다.